主页
知识大厅
搜索
账户
充值
常见问题
数字电路科目试题:
.计数器是用来计算输入脉冲的个数的时序电路。
对于D触发器，欲使Qn+1=Qn，输入
TTL逻辑门的主要缺点是功耗较大，CMOS门的主要缺点是工作速度稍低。
a1、a2、a3、a4、a5是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯F=1时表示灯亮，F=O时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F的表达式是：________。
八段译码器框如下图所示：若要显示字形“F”，则译码器输出a~h应为：
为了把时序电路的逻辑功能直观、形象的显示出来，有时还需要把由输出方程、状态方程和激励方程表示的逻辑关系表示成状态转移表、状态转移图或时间波形图的形式。
TTL与非门采用推拉式输出级，其优点是既能提高开关速度，又能提高负载能力。
采用74LS90异步2-5分频十进制计数器构成的电路如图所示，选择正确答案: ＿＿＿＿。
属于脉冲边沿触发的触发器有：__________。
JK触发器的特性方程（次态方程）是 。
下面电路是：
指出下列各种触发器中，请选择能组成移位寄存器的触发器：_____ 。
八路数据选择器如下图所示，该电路实现的逻辑函数是F=________。
某时序电路的外输人为X，输出为Z，状态按Q2Q1排序，其状态转换真值表如下表所示，则该电路的逻辑功能是＿＿＿＿。
采用集成中规模加法计数器74LS161构成的电路如图所示，选择正确答案: ＿＿＿＿。
对于T触发器，欲使 ，输入T=0。
如果把门电路的输入、输出电压的高电平赋值为逻辑“0”，低电平赋值为逻辑“1”，这种关系称为正逻辑关系。
加法器分串行加法器和并行加法器两种。串行加法器又称行波进位加法器，它将低位全加器产生的进位信号逐位向高一位传递。
请选择T触发器正确的特性方程式。
由与非门构成的同步RS触发器的特性方程是 ，约束方程是RS=0（S+R=1）。
下图所示电路__________。
编码器的逻辑功能是对处理的输入信号赋予二进制代码，它实现—对多译码。优先编码器只对优先级别最高的输入信号编码，而对级别较低的输入信号不予理睬。
某时序电路的状态转移表如下表所示，则该电路是模4计数器，电路不可以自启动。
时序逻辑电路的特点是:__________。
采用集成中规模加法计数器74LS161构成的电路如图所示，选择十进制加法计数器：__________。
555定时器构成施密特触发器时，其回差电压为： 。
上一页
1
2
3
4
5
6
7
8
9
10
下一页
共
274
条记录 第
5
页/共
10
页
本网站数据均来自互联网 --2018